線路板中的導(dǎo)體中會(huì)有各種信號傳遞，當(dāng)為提高其傳輸速率而必須提高其頻率，線路本身若因蝕刻、疊層厚度、導(dǎo)線寬度等因素不同，將會(huì)造成阻抗值得變化，使其信號失真。故在高速線路板上的導(dǎo)體，其阻抗值應(yīng)控制在某一范圍之內(nèi)，稱為“阻抗控制”。

    影響PCB走線的阻抗的因素主要有銅線的寬度、銅線的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。所以在設(shè)計(jì)PCB時(shí)一定要對板上走線的阻抗進(jìn)行控制，才能盡可能避免信號的反射以及其他電磁干擾和信號完整性問題，保證PCB板的實(shí)際使用的穩(wěn)定性。

    PCB板上微帶線和帶狀線阻抗的計(jì)算方法可參照相應(yīng)的經(jīng)驗(yàn)公式。     印制電路板阻抗匹配在線路板中，若有信號傳送時(shí)，希望由電源的發(fā)出端起，在能量損失最小的情形下，能順利的傳送到接受端，而且接受端將其完全吸收而不作任何反射。

    要達(dá)到這種傳輸，線路中的阻抗必須和發(fā)出端內(nèi)部的阻抗相等才行稱為“阻抗匹配”。在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值與走線方式有關(guān)系。

    例如，是走在表面層（Microstrip）還是內(nèi)層（Stripline/Double Stripline）、與參考的電源層或地層的距離、走線寬度、PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說，要在布線后才能確定阻抗值，同時(shí)不同 PCB生產(chǎn)廠家生產(chǎn)出來的特性阻抗也有微小的差別。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些端接（Temninators），如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。